Batik 20

Setiap perangkat diuji sebelum pengemasan batik dari pekalongan menggunakan peralatan tes otomatis (ATE), dalam proses yang dikenal sebagai pengujian wafer, atau wafer menyelidik. Wafer tersebut kemudian dipotong menjadi blok empat persegi panjang, masing-masing yang disebut mati. Setiap mati yang baik (dadu jamak, meninggal, atau mati) kemudian dihubungkan ke dalam suatu paket menggunakan (atau emas) kabel obligasi aluminium yang thermosonic terikat [23] pekalongan batik untuk bantalan, biasanya ditemukan di sekitar tepi mati. . Ikatan Thermosonic pertama kali diperkenalkan oleh A. Coucoulas yang menyediakan sarana yang dapat diandalkan membentuk koneksi listrik penting untuk dunia luar. Setelah kemasan, perangkat melalui pengujian akhir yang sama atau mirip ATE digunakan selama wafer menyelidik. Industri CT scan juga dapat digunakan. Biaya tes dapat account selama lebih dari 25% dari biaya fabrikasi pada produk biaya yang lebih rendah, tetapi dapat diabaikan pada menghasilkan, lebih besar, dan / atau lebih tinggi perangkat biaya rendah.
Pada tahun 2005, sebuah fasilitas fabrikasi (umumnya dikenal sebagai semikonduktor fab) biaya lebih dari US $ 1 miliar untuk membangun, [24] karena banyak operasi otomatis. Saat ini, proses yang paling maju menggunakan teknik-teknik berikut:
Wafer hingga 300 mm (lebih lebar dari piring makan yang umum).
Penggunaan 32 nanometer atau proses manufaktur chip yang lebih kecil. Intel, IBM, NEC, dan AMD menggunakan ~ 32 nanometer untuk chip CPU mereka. IBM dan AMD memperkenalkan immersion lithography untuk proses 45 nm mereka [25]
Interkoneksi tembaga di mana kabel tembaga menggantikan aluminium untuk interkoneksi.
Low-K isolator dielektrik.
Silikon pada insulator (SOI)
Silikon tegang dalam proses yang digunakan oleh IBM dikenal sebagai silikon tegang langsung pada isolator (SSDOI)
Multigate perangkat seperti transistor tri-gate yang diproduksi oleh Intel dari tahun 2011 dalam proses nm 22 mereka.
Packaging [sunting]
Artikel utama: kemasan sirkuit Terpadu


Sebuah MSI Soviet Chip NMOS dibuat pada tahun 1977, bagian dari kalkulator empat-chip set yang dirancang pada tahun 1970 [26]
Sirkuit terpadu awal dikemas dalam kemasan datar keramik, yang terus digunakan oleh militer untuk keandalan dan ukuran kecil selama bertahun-tahun. Kemasan sirkuit komersial cepat pindah ke paket in-line ganda (DIP), pertama dalam plastik keramik dan kemudian di. Pada 1980-an pin tuntutan sirkuit VLSI melebihi batas praktis untuk DIP kemasan, yang mengarah ke pin grid array (PGA) dan operator Chip leadless (LCC) paket. Surface mount kemasan muncul pada awal tahun 1980 dan menjadi populer di akhir 1980-an, menggunakan halus lapangan memimpin dengan lead dibentuk sebagai salah satu sayap camar atau J-lead, sebagaimana dicontohkan oleh garis kecil sirkuit terpadu - pembawa yang menempati areal sekitar 30 -50% kurang dari satu DIP setara, dengan ketebalan khas yang merupakan 70% kurang. Paket ini memiliki "sayap camar" mengarah menonjol dari dua sisi panjang dan jarak memimpin 0,050 inci.